老齡化的中端FPGA市場吸引了新的參與者加入，但Intel通過更新其產(chǎn)品系列使這一市場的前景變得復雜。Intel在新的Agilex 5系列中增加了許多型號，范圍從剛剛超過50,000到650,000個邏輯單元（LCs）；除了兩個型號以外，所有的型號都包括CPU子系統(tǒng)。

新系列為FPGA結(jié)構(gòu)互連增加了寄存器，升級了CPU子系統(tǒng)，用人工智能的張量模塊補充了DSP，并更新了DRAM和I/O協(xié)議。新“Agilex”似乎正在取代舊的英特爾FPGA品牌。

MPR將中端定義為大約50,000-500,000個LC，考慮到LC因體系結(jié)構(gòu)而異的事實。人們通常對這一領(lǐng)域的不重視，而傾向于更高單價的數(shù)據(jù)中心市場，這促使萊迪思提高密度（見MPR 2023年2月，"萊迪思詳細介紹第一款Avant FPGA"），同時也為創(chuàng)業(yè)公司Rapid Silicon提供資金（見MPR 2023年2月，"FPGA創(chuàng)業(yè)公司Rapid Silicon進入市場"）。更新的Agilex 5型號超過了這些公司的少數(shù)型號；中端市場現(xiàn)在已經(jīng)很擁擠。

Intel新的FPGA器件計劃于2024年量產(chǎn)，有兩種類型：D系列，優(yōu)先考慮性能；E系列，注重功耗和容量。后者還有有兩個子集：“A”組的型號有更高的時鐘和接口速度，而“B”組的型號則放松了性能要求，轉(zhuǎn)而實現(xiàn)低功耗。

CPU子系統(tǒng)包括512KB的片上SRAM，供通用目的使用。它可以通過選定的DRAM控制器和一個NAND閃存接口訪問額外的外部代碼和數(shù)據(jù)。一個系統(tǒng)模塊（System Block）處理子系統(tǒng)管理、復位、時鐘和CPU子系統(tǒng)安全。專用的CPU子系統(tǒng)I/O包括帶有時間敏感網(wǎng)絡（TSN）的2.5G以太網(wǎng)、USB3.1和On-The-Go模式USB2.0以及存儲-內(nèi)存端口。

每Bank組的96個高速I/O有兩個DRAM控制器；每個控制器可以實現(xiàn)多達72位的端口。盡管CPU子系統(tǒng)缺乏自己的DRAM控制器，但它可以訪問與高速結(jié)構(gòu)I/O相關(guān)的控制器之一。

所有D系列型號都有384個高速I/O（包括8個DRAM控制器），60個高壓（最高3.3V）I/O，192個LVDS對，28個MIPI D-PHY接口。所有型號都有一個CPU子系統(tǒng)，A76的最大時鐘頻率為1.8GHz，A55為1.5GHz。

E系列有13個型號，但它們被分成A和B組。如表2所示，A版強調(diào)性能，而B版則降低了速度（以及隨之而來的功率）。支持DRAM類型有DDR4、DDR5（僅A組）、LPDDR4和LPDDR5。

如表3所示，在其余的吞吐率規(guī)格中，只有人工智能的峰值性能因其與DSP塊的數(shù)量（以及隨之而來的張量處理）有關(guān)而按型號發(fā)生變化。各個型號之間的其余差異不是與一個給定的功能有多快有關(guān)，而是與有多少資源實例可用有關(guān)。

每個供應商最大家族成員的規(guī)模，基于最新的版本，從Rapid Silicon的250,000個LCs到Intel超過650,000個LCs不等。接近100萬LCs的型號是存在的，但它們不再是中端產(chǎn)品。

如表4所示，一些系列有固化的處理器；其CPU從Cortex-A53和Cortex-R5F到最新的Cortex-A76和Cortex-A55不等。Rapid Silicon的產(chǎn)品采用了SiFive A45和D45 CPU。Efinix一直計劃在其家族中不使用硬CPU，但現(xiàn)在已經(jīng)改變，在最大的型號中包括固化CPU。

Agilex 5系列與AMD Zynq系列齊頭并進。它有比Zynq更強大的CPU，但數(shù)量更少。Zynq采用了四個時鐘頻率高達1.5GHz的Cortex-A53，此外還有一對實時Cortex-R5Fs。Mali GPU有助于人工智能和游戲；Agilex 5依靠其人工智能張量塊完成這一任務，缺乏更普遍的GPU能力。

盡管Zynq CPU的數(shù)量更多，然而，單個A76比四個A53的吞吐率更大；A53達到了9.2 Dmips/MHz。R5F又增加了額外3.4 Dmips/MHz，總計12.5Dmips/MHz，仍然落后于Agilex 5的27.4 Dmips/MHz的總量。

Zynq包括更多的塊RAM（52Mb對38Mb）和DSP模塊（2,928對846），盡管這種比較忽略了DSP塊的差異和英特爾的AI張量塊。Zynq還實現(xiàn)了更高的千兆位收發(fā)器速度，有16個32.75Gbps端口（而Agilex 5為24個28 Gbps），此外還有32個16.2Gbps端口，與Agilex 5的672Gbps聚合帶寬相比，Zynq的速度剛剛超過1,000Gbps。

Agilex 5使英特爾的中端結(jié)構(gòu)架構(gòu)、CPU、DSP和支持的協(xié)議在新的硅工藝中得到了更新--MPR預計其客戶會歡迎這一點。Intel公司還在整合其FPGA品牌。Cyclone、Stratix和Arria等名稱將讓位于Agilex，而這些Agilex部件將按照英特爾Core處理器的模式獲得系列編號。盡管這在頂層清理了品牌，但由于看似單一的Agilex 5系列實際上是兩個子系列，其中一個又有兩個子系列，這使情況變得復雜。在這方面，這個家族似乎是打包在一起的。

現(xiàn)在，英特爾已經(jīng)更新了它的中端產(chǎn)品，該類別中最古老的家族是AMD的產(chǎn)品，它可以追溯到兩年前。英特爾的競爭對手已經(jīng)暗示，AMD計劃繼續(xù)投資于從賽靈思收購而獲得的技術(shù)；MPR期望看到它的中端產(chǎn)品也有更新。如果發(fā)生這種情況，MPR預計不會出現(xiàn)客戶聯(lián)盟的全面轉(zhuǎn)移，因為更換供應商會帶來摩擦，因為需要學習新的體系結(jié)構(gòu)和設(shè)計工具。

就目前而言，英特爾已經(jīng)打消了客戶的顧慮，并通過這一聲明阻止現(xiàn)有客戶向新廠商的轉(zhuǎn)變。它是僅有的兩家有資源推出這么多不同型號的FPGA供應商之一。通過這樣做，Intel發(fā)出了一個信息，即它仍然在關(guān)注整個FPGA市場。